イベント

滝沢研博士1年のLiuです。HOT CHIPS 33に参加しました。

HOT CHIPSは、高性能マイクロプロセッサと集積回路に関する半導体業界の主要な国際学会の一つです。今年は、有名企業や国立研究所の技術者やチップ設計者が最新の技術や製品を紹介・発表しました。今回の学会は、8月22日から24日までの3日間、オンラインで開催されました。

CPU、データプロセッサ、機械学習プラットフォームなどのセッションがあり、質の高いプレゼンテーションが数多くあり、多くのイノベーションや新技術が紹介されていました。

今年は、トップレベルの企業が新しいCPUを発表しました。この場をかりて、興味を持ったいくつかのトピックスとその感想を紹介します。

1. Intel Alder Lake

Alder Lakeは、Intel Coreプロセッサの最新世代です。コアの設計がこれまでとは全く異なります。PコアとEコアというアーキテクチャの異なる2つのコアを使い、ハイブリッドな性能を実現しています。

図1 PコアとEコア (出所: Intel)

Pコアはシングルおよび軽量スレッドのスケーラブルなアプリケーションで高い性能を発揮し、Eコアはマルチスレッドのアプリケーションで優れたスループットを発揮します。スケジューリングについては、IntelはThread Directorを使用して、適切なワークロードを適切なタイミングで適切なコアに配置します。PコアとEコアのサイクルあたりの命令実行数 (IPC) の違いに基づいて、アプリケーションは4つのクラスに分類されます。エネルギー効率や性能に関する情報は、定期的にEHFIテーブルに書き込まれ、OSのスケジューラが最適なコアの割り当てを選択します。Thread Directのアーキテクチャを以下に示します。

図2 Thread Director (出所: Intel)

2. AMD Zen3

Zen2と比較して、新世代は19％のIPC向上を達成しています。非常に大きい技術進歩です。図は、Zen3の主な変更点を示しています。

図3 Zen3コアとZen2コアを比較 (出所: AMD)

私にとって最も興味深いのは、Zen3のキャッシュ階層です。L3の総サイズは変わりませんが、コアごとの直接アクセスが2倍になり、実効メモリのレイテンシが減少しています。また、L2とL3のミスの少なさにも驚かされます。 また、3D V-cache技術により、L3は192MBと驚異的な容量となっています。

図4 Zen3のキャッシュ階層と3D V-cache技術 (出所: AMD)

3. IBM Telum

新しいIBM Zシステムは、Z15とはかなり異なっており、特にキャッシュ階層が異なっています。各コアには32MBのプライベートL2キャッシュがあり、これはZ15のL2キャッシュの8倍にあたります。しかしTelumでは、物理的なL3およびL4キャッシュは存在せず、IBMはL2を使用して仮想的なL3およびL4キャッシュを生成します。これにより、L3とL4の機能はそのままに、チップ面積とレイテンシーを大幅に削減し、コアあたりのキャッシュサイズをさらに向上させています。このような実装により、1ソケットあたり40%以上の性能向上を実現しています。

図5 IBM Telumのキャッシュ階層 (出所: IBM)

4. Intel Xeon Sapphire Rapids

近年、プロセッサーの設計では、モジュラー・アーキテクチャーが普及しています。これは、ダイサイズが小さければ小さいほど、チップ製造における歩留まりが良くなるためです。Sapphire Rapidsでは、EMIB技術を用いてマルチタイルデザインを実現しています。各タイルに搭載されているアクセラレーション・エンジンは重要な部品のひとつです。データストリーミング、クイックアシスト技術、ダイナミックロードバランサーなどを搭載し、コモンモードタスクのオフロードをサポートしています。

図6 Sapphire Rapids (出所: Intel)

また、今回は共有LLCも増え、2つのモード (フラット、キャッシング) を持つHBMについても言及されています。

まだまだ、全てを紹介しきれないほどの素晴らしい発表がありました。例えば、SamsungのHBM2-PIM、チップレットと3Dパッケージング、などなどですね。今回の学会では、多くの刺激的なアイデアや技術を学ぶことができました。私は、創造性と改善を達成するための努力に感銘を受けました。これらの新しいアーキテクチャやアイデアは、チップ設計分野における人気のあるトレンドを示しており、私自身の研究にも大いに役立つと思います。

皆さん久しぶりです～ M2のめろちゃんです～
この記事を書いている1時間くらい前に、今年度のB3講習会の最終回が無事に終わりました（パチパチ）

B3講習会とは

配属を希望するみなさんへのページにも説明がありますが、滝沢研ではB3やM1の新しく研究室に配属された、いわゆる研究室新入生のための充実した教育プログラムが用意されています。
今年度はB3の学生3名とM1の学生が1名が滝沢研に配属されました（パチパチ）。合計4名の研究室新入生に講習会・勉強会を行いました。

今年度の講習会

今年度は、合計8回の講習会がありました。

それぞれの講習会はこんな感じでした。

講習会で勉強した内容が本番の研究をするときにちゃんと役に立ってくれれば嬉しいですね。
それでは、良い夏休みを～

6月末にB3学生の配属を祝う歓迎会が開催されました。
対面で歓迎することは叶いませんでしたが、面白そうなWebサービス上で開催したこともあり盛り上がりました！

B3学生の皆さんが今後この研究室で活躍する姿を楽しみにしています！

卒業アルバム用に、B4メンバー＋先生方で集合写真を撮影しました！
梅雨前ギリギリで天気も晴れ、いい写真が撮れましたね！よかったです！

こんにちは、M1の金子です。

6月8日から9日にかけてRECONF 6月研究会がありました。
RECONFは主にFPGAなどのリコンフィギュラブルデバイスやシステムに関する研究について、定期的に研究会を開催しています。

詳細は以下をご覧ください。
2021-06-09 16:10　FPGAクラスタのためのSYCLインターフェースの開発とCPU-FPGA連携の評価　[プログラム]

オンライン発表とはいえ、はじめての対外発表で緊張しました。もっと発表経験を積んでいきたいですね。

こんにちは，M2の佐々木です．
​
5月17日から21日にかけてIPDPS2021(35th IEEE International Parallel &Distributed Processing Symposium)が開催されました．
​
名称的には「並列分散処理学会」ですが，アーキテクチャからクラウド，ニューラルネットワークまでと対象範囲は広く，「ミニSC」的な学会です．
​
アメリカ ポートランドにて開催予定でしたが，昨年に引き続き，時節柄オンライン開催となりました…
​
また，併設のワークショップiWAPT2021(The 16th International Workshop on Automatic Performance Tuning)では，ヘテロジニアスなHPCシステムのファイルI/O特性と自動チューニングの必要性について発表を行いました．
​
詳細は以下をご覧ください．
​

• Yuta Sasaki, Ayumu Ishizuka, Mulya Agung and Hiroyuki Takizawa. “Evaluating I/O Acceleration Mechanisms of SX-Aurora TSUBASA.” 2021 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW). [プログラム]

​
IPDPS2022は，(実地開催なら)フランス リヨンで開催予定です．
​
来年の今頃には，気軽に渡航できるようになっていると良いですね！

B4の青柳です。
さて、新四年生は「スキルマップ」訓練の一環で、一人一台jetson Xavierを貸してもらいました。

Xavier、なんて読むんでしょうね。
エックスアヴィアー？
いいえ、ザビエルです。
あのザビエルと同じ綴りです。
かわいいですね。

さて、このNvidiaの宣教師ザビエル君はラズパイ並みの大きさでありながら、そこそこのGPUを積んでいるという、見かけによらずヤバいやつです。
osをインストールし、さっそくMNISTを学習させてみましたが、速い速い。しかしファンはまわらず、残念。まだまだ本気を出していないということですね。

はやく、ザビエル君を酷使できるようなキツいプログラムを書けるよう、新四年生一同頑張っていきます！

M2 の”しも”こと古畑です。
コンテナ型仮想環境のひとつである Singularity が研究室の計算機に導入されました。
(というかGW中にがんばって導入しました。)

よく比較されるであろう、例の青いクジラと Singularity の大きい違いとしては、
実行に管理者権限が不要なことが挙げられますね。
また、HPC向けのコンテナということもあって、実際にスパコンで使えるところもあるようですよ。

Singularity が研究室の生産性向上とサーバ管理の簡便化に貢献してくれることを、切実に願います!
Singularity の 生みの親 -> https://sylabs.io/

4月14日から16日にかけて、2021 IEEE Symposium on Low-Power and High-Speed Chips and Systems (COOL Chips 24)が開催されました。
今年のCOOL　Chipsは、COVID-19の影響でオンライン開催となりました。

本研究室からは、博士1年の劉　佳恒(リュウ カコウ)さんがポスター発表を行いました。
発表の詳細はプログラムをご確認ください。

• Jiaheng Liu, Ryusuke Egawa, Mulya Agung, and Hiroyuki Takizawa. “A Conflict-Aware Capacity Control Mechanism for Deep Cache Hierarchy.” 2021 IEEE Symposium on Low-Power and High-Speed Chips and Systems (COOL Chips 24). [プログラム]

3月の末に、令和2年度の納会兼研究室を去る先輩方の送別会が開かれました。
新型コロナウイルスの影響で最後の集まりが対面で叶わなかったことは残念ですが、いつもどおり研究室の皆でわいわいできたのは良かったですね！
4月からは新たなメンバーも加え、滝沢研での新たな研究室生活がスタートします。
先輩方の新天地での活躍と、滝沢研のさらなる発展を祈っています！